This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



MAR 1 5 2004 SUS

PTO/SB/21 (08-03)
Approved for use through 08/30/2003. OMB 0651-0031

Under the Panenw	ork Reduction Act of 1995	no persons are required to respond to a collection		s it displays a valid OMB control number	
Orider the Faberwe	OIR REGULATION ACT OF 1835.	Application Number	10/708,103	S R GISDATS & VAIIO OND COMO HOMES.	
TRA	NSMITTAL	Filing Date	02/10/2004		
FORM		First Named Inventor	Jacky Tsai		
(to be used for all co	orrespondence after initial f	Art Unit			
(10 00 000 000 000		Examiner Name	 		
Total Number of Pag	es in This Submission	3 Attorney Docket Number	VIAP0083USA		
		ENCLOSURES (Check all that	t apply)		
Fee Transmitt		Drawing(s) Licensing-related Papers	to 7	er Allowance communication Fechnology Center (TC) peal Communication to Board	
Amendment/F After F Affida Extension of Express Abar Information D Certified Copy Document(s) Response to Incomplete A	Final vits/declaration(s) Time Request indonment Request visclosure Statement y of Priority Missing Parts/	Petition Petition to Convert to a Provisional Application Power of Attorney, Revocation Change of Correspondence Addre Terminal Disclaimer Request for Refund CD, Number of CD(s) Remarks Response to the office action has been s	ess App (Ap Pro Did Not Pro Di	Appeals and Interferences peal Communication to TC peal Notice, Brief, Reply Brief) prietary Information utus Letter ner Enclosure(s) (please ntify below):	
	SIGNAT	TURE OF APPLICANT, ATTORN	EY OR AGENT		
l or	/inston Hsu, Reg. N				
Individual name		1 - 4			
Signature	<u></u>	umanida			
Date		3/12/2000			
	CE	ERTIFICATE OF TRANSMISSION	I/MAILING		
	first class mail in an env	eing facsimile transmitted to the USPTO or velope addressed to: Commissioner for Pa	deposited with the		
Typed or printed nam	ne				
Signature				Date	

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.

MAR 1 5 2004 SE

PTO/SB/17 (10-03)
Approved for use through 07/31/2006. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

FEE TRANSMITTAL for FY 2004

Effective 10/01/2003. Patent fees are subject to annual revision.

Applicant claims small entity status. See 37 CFR 1.27

TOTAL AMOUNT OF PAYMENT

(\$)	0.	.00

sports to a concension of fine	official of the said classical and control frametric	
Complete if Known		
Application Number	10/708,103	
Filing Date	02/10/2004	
First Named Inventor	Jacky Tsai	
Examiner Name		
Art Unit		
Attorney Docket No.	VIAP0083USA	

METHOD OF PAYMENT (check all that apply)				FEE	ECALCULATION (continued)	
Check Credit card Money Other None	3. ADDITIONAL FEES					
Deposit Account:	Large I	ntity	Small	Entity		
Denosit	Fee Code	Fee (\$)		Fee (\$)	Fee Description	Fee Paid
Account Number 50-0801	1051	130	2051	• •	Surcharge - late filing fee or oath	Fee Palu
Deposit Account North America International Patent Office	1052	50	2052		Surcharge - late provisional filing fee or cover sheet	
Name	1053	130	1053	130	Non-English specification	
The Director is authorized to: (check all that apply) Charge fee(s) indicated below Credit any overpayments	1812	2,520	1812 2	2,520	For filing a request for ex parte reexamination	
Charge any additional fee(s) or any underpayment of fee(s)	1804	920*	1804	920*	Requesting publication of SIR prior to	
Charge fee(s) indicated below, except for the filing fee	4005	4 0 40+	4005	4 0 4 0 *	Examiner action	
to the above-identified deposit account.	1805	1,840*	1805	1,840*	Requesting publication of SIR after Examiner action	
FEE CALCULATION	1251	110	2251	55	Extension for reply within first month	
1. BASIC FILING FEE	1252	420	2252	210	Extension for reply within second month	
Large Entity Small Entity	1253	950	2253	475	Extension for reply within third month	
Fee Fee Fee Fee Fee Paid Fee Paid Fee Paid	1254	1,480	2254	740	Extension for reply within fourth month	
1001 770 2001 385 Utility filing fee	1255	2,010	2255	1,005	Extension for reply within fifth month	<u> </u>
1002 340 2002 170 Design filing fee	1401	330	2401	165	Notice of Appeal	
1003 530 2003 265 Plant filing fee	1402	330	2402	165	Filing a brief in support of an appeal	ļ
1004 770 2004 385 Reissue filing fee	1403	290	2403	145	Request for oral hearing	
1005 160 2005 80 Provisional filing fee	1451	1,510	1451	1,510	Petition to institute a public use proceeding	
SUBTOTAL (1) (\$) 0.00	1452	110	2452	55	Petition to revive - unavoidable	
2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE	1453	1,330	2453	665	Petition to revive - unintentional	
Fee from	1501	1,330	2501	665	Utility issue fee (or reissue)	
Extra Claims below Fee Paid Total Claims 20** = X =	1502	480	2502		Design issue fee	
Total Claims20** = X = X = Independent3** = X = X	1503	640	2503		Plant issue fee	
Claims - 3" =	1460	130	1460		Petitions to the Commissioner	
	1807	50	1807		Processing fee under 37 CFR 1.17(q)	<u> </u>
Large Entity Small Entity Fee Fee Fee Fee Fee Description	1806	180	1806		Submission of Information Disclosure Stmt	
Code (\$)	8021	40	8021	40	Recording each patent assignment per property (times number of properties)	
1202 18 2202 9 Claims in excess of 20	1809	770	2809	385	Filing a submission after final rejection	
1201 86 2201 43 Independent claims in excess of 3	4045	776			(37 CFR 1.129(a))	\vdash
1203 290 2203 145 Multiple dependent claim, if not paid 1204 86 2204 43 ** Reissue independent claims	1810	770	2810	385	For each additional invention to be examined (37 CFR 1.129(b))	
1204 86 2204 43 ** Reissue independent claims over original patent	1801	770	2801	385	Request for Continued Examination (RCE)	
1205 18 2205 9 ** Reissue claims in excess of 20 and over original patent	1802	900	1802	900	Request for expedited examination of a design application	
SUBTOTAL (2) (\$) 0.00	B .	fee (sp				
**or number previously paid, if greater; For Reissues, see above	*Redu	ced by	Basic F	Filing F	ee Paid SUBTOTAL (3) (\$) 0.00	

 SUBMITTED BY
 (Complete (if applicable))

 Name (Print/Type)
 Winston Hsu
 Registration No. (Attompt/Agent)
 41,526
 Telephone
 886289237350

 Signature
 Date
 3//2/>3//3/
 Date
 3//2/3/000

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Under the Paperwork Reductor PARCE 1995, no

PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE no persons are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION — Supplemental Priority Data Sheet

Additional foreign app	lications:			
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO
092103723	Taiwan R.O.C	02/21/2003		
		·		

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.





中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日 西元 2003 年 02 月 21 日 Application Date

申 請 案 號: 092103723 Application No.

申請人:威盛電子股份有限公司 Applicant(s)

> 局 Director General



發文日期: 西元 2003 年 4 月 10 日

Issue Date

發文字號: 09220356490

Serial No.



<u>ගල ගල ගල ගල ගල ගල ගල ගල ගල ගල ග</u>

申請日期:	IPC分類	
申請案號:		•

(以上各欄	由本局填	發明專利說明書
	中文	以位元模式比對進行之記憶體位址解碼方法及相關裝置
發明名稱	英文	Memory Address Decoding Method And Related Apparatus By Bit-Pattern Matching
	姓 名(中文)	1. 蔡日興
<u>,</u> =	姓 名 (英文)	1. Tsai, Jacky
發明人 (共1人)	國 籍 (中英文)	1. 中華民國 TW
()(2)(2)	住居所 (中 文)	1. 台北縣新店市中正路五三三號八樓
	·住居所 (英 文)	1.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 威盛電子股份有限公司
	名稱或 姓 名 (英文)	1. VIA TECHNOLOGIES, INC.
=	國 籍 (中英文)	1. 中華民國 TW
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	1.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	代表人(中文)	1. 王雪紅
	代表人 (英文)	1. Wang, Hsueh-Hung



四、中文發明摘要 (發明名稱:以位元模式比對進行之記憶體位址解碼方法及相關裝置)

本發明係提供一種記憶體位址解碼的方法及相關裝力。以判斷一給定位址位於該記憶體中的哪一個區段。該記憶裝置中設有複數個區段,各區段中設有複數個記憶單元,而每一記憶單元分別具有一對應的位址。而該方法係比對該給定位址中部分位元是否符合任一位元模組,以判斷該給定位址屬於該記憶體中的哪一個區段。

五、(一)本發明之代表圖為圖六 B。

(二)本發明代表圖之圖式符號說明:

 78
 控制電路
 100
 邏輯模組

 101
 存取模組
 102
 解碼結果

 96A、97A-97B、98A-98C、99A-99D
 位元模式

 106A、108A-108B、110A-110C、112A-112D比較單元

 111A-111D
 比較模組

六、英文發明摘要 (發明名稱:Memory Address Decoding Method And Related Apparatus By Bit-Pattern Matching)

An address decoding method and related apparatus for deciding which section a given address belongs in a memory device. The memory device has a plurality of sections, each section has a plurality of memory units, and each memory unit has a unique address. The method includes: comparing if some specific bits of the given address match predetermined values for deciding





四、中文發明摘要 (發明名稱:以位元模式比對進行之記憶體位址解碼方法及相關裝置)

114A-114C 或 運 算 模 組 116 模 式 計 算 模 組

六、英文發明摘要 (發明名稱:Memory Address Decoding Method And Related Apparatus By Bit-Pattern Matching)

which section the given address belongs.



一、本案已向			
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先權
		無	
•			
	•		
二、□主張專利法第二十	-五條之一第一項信	身先權 :	
申請案號:		無	
日期:		////	
三、主張本案係符合專利	リ法第二十條第一エ	頁□第一款但書頭	戍□第二款但書規定之期間
日期:			
四、□有關微生物已寄存	z 於國外·		
寄存國家:	, , , , , , , , , , , , , , , , , , , ,	<u>.</u>	
寄存機構:		無	
寄存日期:			
寄存號碼:		a and the state state of	
□有關微生物已寄存	字於國內(本局所指	定之寄存機構):	
寄存機構:		tu	
寄存日期:		無	
寄存號碼:			
□孰翌該項技術者易	易於獲得,不須寄存	•	•



五、發明說明(1)

發明之技術領域:

本發明係提供一種記憶裝置位址解碼的方法及相關裝置,尤指一種以位元模式比對方式快速進行位址解碼的方法及相關裝置。

先前技術:

請參考圖一。圖一為一典型電腦 10的功能方塊示意圖。電腦 10做為一微處理機系統,其中設有一中央處理器 12、一晶片組 14、一記憶裝置 16、一顯示卡 18、一顯





五、發明說明 (2)

示器 20、一周邊裝置 22及一基本輸出入系統 24。中央處 理器 12用來處理數據、資料,以主控電腦 10的運作;記 憶裝置 16即用來以揮發性的方式暫存中央處理器 期間所需的程式、數據。顯示卡 18用來處理影像訊號, 以操控顯示器20,將電腦10運作的情形顯示為影像畫 面;周邊裝置22則可包括鍵盤、滑鼠等人機介面、用來 以非揮發性方式儲存資料的硬碟機、光碟機、用來使電 腦 1 0連 接 於 網 路 的 網 路 卡 或 是 處 理 聲 音 訊 號 的 音 效 卡 等 等。基本輸出入系統(BIOS, basic input/output system) 24則 用 來 儲 存 電 腦 10開 機 時 一 些 基 本 檢 查 程 序 進 行內設定及程式碼等等。而晶片組 14即用來管理中央處 理器 12與記憶裝置 16、顯示卡 18、周邊裝置 22、基本輸 出入系統 24間的資料往來傳輸。晶片組 14中可設有北橋 電路 26A及 南橋電路 26B; 北橋電路 26A用來管理中央處理 器 12與記憶裝置 16、顯示卡 18間較高速的資料傳輸, 南 橋電路 26B則 用來管理中央處理器 12與周邊裝置 22、基本 輸出入系統 24間較低速的資料傳輸。為了管理對記憶裝 置 16的存取, 北橋電路 26A中還設有一控制電路 28。

在現代的電腦架構下,記憶裝置 16通常由數個記憶模 1 共同組成,像圖一中就繪出了四個記憶模組 30 A至 30 D中各包含有複數個記憶單元 34,各記憶單元 34用來記錄一位元 (bit)的數位資料;集合所有記憶模組 30 A至 30 D中所有的記憶單元





五、發明說明(3)

34,就是記憶裝置 16總共能提供的記憶容量。在現行技術下,記憶模組多半被實做成獨立的電路,可透過電腦 10中的插槽連接於電腦 10以形成記憶裝置 16;不同記憶模組可具有不同數量的記憶單元(也就是說,各記憶模組可具有不同的記憶容量),使用者可依需要選購不同容量的記憶單元會分佈於兩個直列 (rank)記憶陣列;舉例來說,像圖一中所示,記憶模組 30 A即具有兩直列記憶陣列 32 A、 32 B。而控制電路 28則會分別以一控制訊號來控制對一直列記憶陣列的資料存取。就如圖一中所來控制對一直列記憶陣列的資料存取。就如圖一中所不 控制訊號 CSp0、 CSp1即分別對應記憶模組 30 A中的兩個直列記憶陣列 32 A、 32 B;控制訊號 CSp2至 CSp7則分別對應於記憶模組 30 B、 30 C及 30 D的直列記憶陣列。

一般來說,記憶裝置 16都能支援隨機存取 (random access)的功能,也就是能任意存取記憶裝置 16中任何一個記憶單元 34中的資料;為了管理對記憶裝置 16中各記憶單元 34之隨機存取,記憶裝置 16中的各記憶單元 34會被指派 (assign)到一個獨一無二的位址。當中央處理器 12要存取記憶裝置 16中某一特定記憶單元 34的資料時,中央處理器 12就可向控制電路 28提示該特定記憶單元 34的位址,由控制電路 28依據該位址解碼出該特定記憶單元 34實際所在的記憶模組,以實際對該特定記憶單元 34進行資料存取。也就是說,當控制電路 28接收到對應一





五、發明說明 (4)

特定記憶單元的給定位址(像是由中央處理器 12指定的)時,控制電路 28就要解碼出該給定位址所在的記憶轉列,再以該直列記憶轉列計應之控制訊號去觸發該直列記憶轉列記憶轉列記憶單元所在的記憶模組中會有自己的位址解碼電路,可進一步解碼出該給定位址對應的特定記憶單元)。

關於記憶裝置16中各記憶單元位址指派的情形,請先之考圖二(並一併參考圖一)。圖二即為記憶裝置16中各記憶單元位址指派的示意圖二所示,假設記憶類組30A至30D分別具有2²25(二的二十五次方)、2²7、2²8以及2²6個記憶單元,也就是說,記憶模組30A至30D的記憶容量分別為32百萬位元、128百萬位元、256白萬位元以及64百萬位元。這裡的一百萬位元(Megabit)也就代表有2²20個位元,也就是2²20個各儲存一位元的記憶單元。當電腦開機後,控制電路28就會將數值線性遞增的位址,依序分配給記憶類組30A至30D中的每個記憶單元。當然,在數位電路中,二進位是最終的每個記憶單元。當然,在數位電路中,二進位是最上來表示。舉例來說,如圖二中所示,各記憶單元的對應位址皆以二進位下的32個位元來表示,以第0位元為最不重要的位元,第31位元為最重要的位元。在位址指派





五、發明說明 (5)

後,記憶模組 30 A中的第一個記憶單元會被指派為位址 36 A,其值為二進位的「000···0」,也就是所有的位元皆為「0」。接下來的各個記憶單元之對應位址就會依序遞增,像是第二個記憶單元之位址為 36 B,其值為「00···01」(僅第 0位元為「1」),第三個記憶單元之位址為 36 C,其值繼續遞增 1而變成為「0···010」(僅第 1位元為「1」),以此類推。到了記憶模組 30 A中的倒數第二個記憶單元(也就是第 (2^25-1)個記憶單元),其對應位址 36 D之值就會遞增至二進位的「0···01···10」(由第 1至第 24位元為「1」,餘為「0」);而記憶模組 30 A中最後一 國記憶單元(也就是第 2^25個記憶單元),其對應位址 36 E也再遞增 1而成為「0···01···1」(第 0至第 24位元為「1」,餘為「0」)。

控制電路 28在指派位址時,會將記憶裝置 16中所有記憶模組的所有記憶單元視為一整體;所以當控制電路 28在將位址指派至記憶模組 30 B時,其位址之值會由位址 36 E(也就是記憶模組 30 A最後一個記憶單元對應之位址)繼續遞增。如圖二中所示,記憶模組 30 B中第一個記憶單元會被對應至位址 38 A,其值會由位址 36 E之值遞增 1,而 戈為二進位的「0… 010… 0」(僅第 25位元為「1」),代表這個記憶單元會被視為記憶裝置 16中的第(2~25+1)個記憶單元。同理,記憶模組 30 B





五、發明說明 (6)

中第二個記憶單元會被視為記憶裝置 16中的第(2²5+2)個記憶單元,其對應位址 38 B之值再由位址 38 A遞增 1,成為二進位的「0···010···01」(僅第 0及第 25位元為「1」)。由於記憶模組 30 B中有 2²7個記憶單元,所以到了記憶模組 30 B中的最後兩個記憶單元,就分別成為記憶裝置 16中第(2²5+2²7-1)及第(2²5+2²)個記憶單元,其對應的位址 38 C、38 D分別遞增至二進位的「0···01001···10」(第 1至第 24位元、第 27位元為「1」,餘為「0」)及「0···01001···1」(第 0至第 24位元、第 27位元為「1」,餘為「0」)。

依照上述的原則類推,到了記憶模組 30C(也就是第三個記憶模組),其第一個記憶單元之對應位址 42A會由位址 38D之值遞增 1,成為二進位的「0··· 01010··· 0」(僅第 25及第 27位元為「1」),也代表此一記憶單元為記憶裝置 16中,由位址 36A之記憶單元數來的第 (2^25+2^27+1)個記憶單元。而記憶模組 30C中的第 2^28個(也就是記憶模組 30C中的最後一個記憶單元),其對應之位址 42B就遞增至二進位的「0··· 011001··· 1」(第 0至第 24、第 27、第 28位元為「1」,餘位元為「0」),代為其為位址 36A依序遞增以來第 (2^25+2^27+2^28)個位址。同理,到了第四個記憶模組 30D,其第一個記憶單元對應之位址 44A即繼續由位址 42B遞增 1,成為二進位的「0··· 011010··· 0」(第 25、第 27及第 28位元為「1」),





五、發明說明 (7)

而記憶模組 30D最後一個記憶單元之位址, 也就繼續遞增 至「0…011101…1」(第26至第28、第0至第24位元為 「1」,餘位元為「0」);代表其為位址 36A以來,第 (2²5+2²7+2²8+2²6)個位址。在位址指派後,由各記 憶模組中第一個位址(也就是第一個記憶單元對應之位 址) 及 最 後 一 個 位 址 , 就 可 針 對 每 一 記 憶 模 組 訂 出 一 結 尾 (ending)位址。如圖二所示,由於記憶模組 30A中分配 到的所有位址均小於記憶模組 30B中的第一個位址 38A, 故位址 38A可視為記憶模組 30A對應之結尾位址 46A。同 理, 記憶模組 30B(及記憶模組 30A) 中各個記憶單元被 指 ≲到的位址均小於記憶模組 30C中其值最小的位址 42A, 故位址 42A可視為記憶模組 30B對應的結尾位址 46B。 而 記 憶 模 組 30C連 同 記 憶 模 組 30A、 30B中 被 分 配 到 的位址均小於記憶模組 30C對應之結尾位址 46C(也就是 記憶模組 30D的最小位址 44A)。最後,記憶模組 30D中的 所有位址均小於結尾位址 46D。請注意,各結尾位址 46A 至 46D也就是以二進位表示各記憶模組容量累加之結果。 如 結 尾 位 址 46 A代 表 的 是 二 進 位 之 2^2 25, 也 就 是 記 憶 模 組 30 A的 記憶容量 (即記憶模組 30 A記憶單元的數量); 結 尾位址 46B代表的是二進位的(2^25+2^27),代表記憶 模 430A、 30B記 憶 容 量 的 總 和 ; 結 尾 位 址 46C代 表 的 是 二 進 位 的 $(2^25+2^27+2^28)$, 也 就 是 記 憶 模 組 30A、 30B及 30 C記憶容量累加的結果。最後,結尾位址 46 D代表的是 二 進 位 的 $(2^25+2^27+2^28+2^26)$, 也 就 是 累 加 記 憶 模 組





五、發明說明 (8)

30A至 30D記憶容量的結果。

請繼續參考圖三(及圖一、二)。圖三即為習知技術中,控制電路 28進行初步位址解碼方法之示意圖。在控制電路 28中,設有一存取模組 51、複數個減法模組 48 A至 48 D及一邏輯模組 50。存取模組 51用來暫存中央處理器 12(或其他電路)傳至控制電路 28的給定位址 54;而控制電路 28即會對此給定位址進行初步的位址解碼。在習知技術中,當控制電路 28要進行初步之位址解碼而判斷一冷定位址 54屬於哪一個記憶模組時,控制電路 28可用軟體或硬體的方式,實現出減法模組 48 A至 48 D以及邏輯模組 50的功能。減法模組 48 A至 48 D分別用來將給定位址 54與結尾位址 46 A至 46 D相減(請一併參考圖二),以減





五、發明說明 (9)

運算結果之正負分辨出給定位址與各結尾位址 46A至 46D 之相對大小。減法器得出的結果會由邏輯模組50進一步 整合,以實際判斷出給定位址 5 4所屬的記憶模組,並產 生一對應的解碼結果 52。舉例來說,若給定位址 54屬於 記憶模組 30A, 給定位址 54就會小於各結尾位址 46A至 46D。若給定位址 54屬於記憶模組 30B,給定位址 54就會 小於結尾位址 46B至 46D, 但不小於結尾位址 46A。同理, 當給定位址 54對應之記憶單元屬於記憶模組 30D時,給定 位址 54只會小於結尾位址 46D,但不小於結尾位址 46A至 46C。而各減法模組 48A至 48D,就是用來將給定位址 54與 分 月與結尾位址 46A至 46D相減,以減運算結果的正負判 断出给定位址 54與各結尾位址 46A至 46D間數值的大小關 係;而邏輯模組50則能根據減法模組48A至48D得出的數 值大小關係,判斷出給定位址 54所屬的記憶模組。像是 在圖三中所繪出的,若給定位址54為「0…010010…0」 (僅第25、第28位元為「1」),則其不小於結尾位址 46A、46B但小於結尾位址 46C、46D,由此邏輯模組 50就 可判斷此給定位址 54對應於記憶模組 30℃中的記憶單元。

一般來說,當控制電路 28在指派位址時,會依序先指派遞增之位址給同一直列記憶陣列中的記憶單元。舉例來說,若記憶模組 30A中 32百萬個位元平均分配於直列記憶陣列 32A、32B(請一併參考圖一),則前 16百萬個位址會被指派給直列記憶陣列 32A的記憶單元;次 16百萬





五、發明說明 (10)

個位址則會被指派給直列記憶陣列 32B。在這種位址分配 的情形下,也可定義出各直列記憶陣列對應的結尾位 址。而上述的習知方法也就可比較給定位址與結尾位址 間的數值大小關係,來決定給定位址 54屬於哪一個直列 記憶陣列。當然,在此種應用下,四個記憶模組總共有 八個直列記憶陣列,也就會有八個分別對應的結尾位 址,而要以八個減法模組來分別比較給定位址與各結尾 位址間的大小關係。總結控制電路28的運作,當電腦 開機後,控制電路28會掃描記憶裝置16中各記憶模組的 記憶容量大小,並對各記憶單元進行位址指派,此時控 制 電路 28也能計算出初步位址解碼所需的結尾位址。等 到後續有其他電路要存取某個給定位址的記憶單元時, 控制電路 28就能依據結尾位址, 利用其減法模組、邏輯 模组進行初步的位址解碼,求出該給定位址所屬的記憶 模組或直列記憶陣列,並在後續的過程中配合該給定位 址所屬的記憶模組,實際存取到該給定位址對應的記憶 單元。

不過,不管圖三中的習知技術是以硬體電路來實現 減法模組,或是以北橋電路 26 A之微控制器執行軟體程式 來管現減法模組的功能,其運作的效率皆不高。以硬體 電路之實施方式來說,要實現減法模組而將兩個二進位 數相減,可將其中一數取補數(像是 1之補數,或是 2之 補數),形成該數的負數,再以二進位的加法器將該數





五、發明說明(11)

的負數和另一數相加。由於二進位的加法器在將兩個二 進位數相加時,要由兩數最不重要的位元(LSB,也就是 第 0位元) 開始,進行位元對位元的相加,再進位到下一 位元,才能一個位元一個位元地逐漸完成兩數的相加。 舉例來說,有兩個二進位數 A1、A2分別為「101」與 「 011」;當兩數要相加而得出一和 (sum) S時,要先從兩 數的第 0位元相加,由「1」+「1」得出「0」成為和 S的 第 0位元, 並要進位「1」至下一個位元。得到進位後, 接下來才能進行兩數第1位元相加之計算,由數 A1的第1 位元「0」加數 A 2的第 1位元「1」,再加上由兩數第 0位 元目加而進位的「1」,故得出和S的第一位元為「0」, 又要進位「1」至次一位元。得到兩數第一位元相加之進 位後,才能繼續進行數 A1、A2第 2位元之相加,由數 A1的 第2位元「1」加數 A2的第2位元「0」,再加上由兩數第1 位元進位而來的「1」,得出和 S的第 2位元為「0」,進 位「1」,最後得出和S為「1000」。

由上述描述可知,由於在進行二進位數之加法時,不僅兩數的對應位元要相加加算結果;而與如此運算所不能得出正確的加算結果;而與如此運算所需的時間,就是各對應位元分別進行加運算累計所需的時間之和。也就是說,加法中兩二進位數的位元越多,加法運算所需的時間也就會累增。而上述加運算時間沒統






五、發明說明 (12)

要以減法模組進行之減運算來分別比較給定位址 54與各結尾位址 46A至 46D之大小關係時,就會消耗相當的時間在減運算上,並導致習知控制電路 28進行初步位址解碼的效率低落,無法快速地解碼出給定位址所屬的記憶模組。一旦位址解碼的效率低落,中央處理器 12(見圖一數不能快速有效率地存取記憶裝置 16的記憶資源,使整個電腦 10運作的效率也無法有效提升。

發明內容:

因此,本發明之主要目的,在於提供一種以位元模式直接比對進行之位址解碼方法及相關裝置,能快速有效率地進行給定位址之初步位址解碼,克服習知技術的缺點。





五、發明說明 (13)

低,導致電腦不能快速有效率地存取記憶資源。

實施方法:

請參考圖四。圖四為本發明中之電腦 60之功能方塊示 5 圖。電腦 60做為一微處理機系統,其設有一中央處理器 62、一晶片組 64、一記憶裝置 66、一顯示卡 68、一顯示器 70、一周邊裝置 72及一基本輸出入系統 74。中央處理器 62用來主控電腦 60的操作,記憶裝置 66用來以揮





五、發明說明(14)

發性的方式暫存中央處理器 62運作期間所需的程式及數 據、資料;顯示卡 68用來處理影像訊號,以將電腦 60運 作的情形以圖形畫面顯示於顯示器70上。周邊裝置72可 包括讓使用者輸入操控指令的鍵盤、滑鼠、 用來以非揮 發 性 的 方 式 儲 存 資 料 的 硬 碟 機 、 光 碟 機 , 用 來 處 理 聲 音 訊號 的音效卡或是用來將電腦60連接於網路的網路卡等 等。基本輸出入系統74中則儲存了電腦60開機後進行初 始化之設定值及相關程式。晶片組64則用來管理顯示卡 68、記憶裝置 66、周邊裝置 72、基本輸出入系統 74與中 央處理器 62間資料的往來傳輸。 晶片組 64中可設有一北 **『路 76A、南橋電路 76B;北橋電路 76A用來主控記憶裝** 置 66、顯示卡 68與中央處理器 62間較高速的資料傳輸, 南橋 電路 76B用 來主控 周邊 裝 置 72、基本輸出入系統 74與 中央處理器 62間較低速的資料傳輸。在本發明中,記憶 裝置 66可沿用典型的配置,以多個記憶模組(圖四中繪 出四個記憶模組 80A至 80D做為代表)來組合出記憶裝置 66的總記憶容量。各記憶模組 80A至 80D中分別設有複數 個 記 憶 單 元 84,各 記 憶 單 元 84用 來 暫 存 1位 元 的 資 料 ; 集 合各記憶模組的所有記憶單元,就構成記憶裝置66的總 記憶容量。就像典型的配置一樣,各記憶模組的複數個 記憶單元也可分佈於兩個直列記憶陣列(rank);以記憶 模組 80A為例,記憶模組 80A中的各記憶單元就分設於兩 個 直 列 記 憶 陣 列 82A、 82B。 為 了 控 制 電 腦 60中 各 電 路 對 記憶裝置 66的存取, 北橋電路 76A中設有一控制電路 78,






五、發明說明(15)

並以控制訊號 CSO至 CS7分別控制各記憶模組 80A至 80D中不同直列記憶陣列的存取。就像現行技術下的作法,控制電路 78也會將不同的位址分別指派給記憶裝置 66中的各記憶單元 84,以對記憶裝置 66進行隨機存取;當然的書戶處理器 62(或其他電路) 要存取位址解碼的計算出時,控制電路 78就要進行初步的位址解碼,記憶單元時,控制應記憶單元是屬於哪一個記憶模組的算或的步步地,屬於哪一個直列記憶陣列,進而以對應的資料。

請參考圖五(並一併參考圖四)。圖五為本發明中控制電路78對記憶裝置66中各記憶單元 84進行位址指派之示意圖。為了方便與習知技術比較,在圖五的示意例中也假設了記憶模組80A至80D分別具有2^{25、27、2°28以及2°26個記憶單元,也就是分別具有32百萬、128百萬、256百萬及64百萬位元的記憶容量。在圖五的示意例中,各記憶單元會被對應於一32位元的二進位位址(以第0位元為最不重要位元,第31位元為最重要位元)。而在本發明中,控制電路78也可以將遞增的二進位位上依序分配給記憶裝置66中的各記憶單元。像是記憶裝置66中的第一個記憶單元(也就是記憶模組80A中的第一個記憶單元)會被指派至一位址86A,其值為二進位的「0…0」(所有位元皆為「0」);接下來的第二個記憶}





五、發明說明(16)

單元,其位址 86B就會由位址 86A遞增 1,成為二進位的「0… 01」(僅第 0位元為「1」)。以此類推,到了記憶模組 80A的最後兩個記憶單元,其分別對應的位址 86C、86D也就分別遞增至二進位的「0… 01… 10」(第 1至第 24位元為「1」)及「0… 01… 1」(第 0至第 24位元為「1」)。

由於控制電路78會將各記憶模組中的記憶單元視為 一整體,所以到了記憶模組 80B,其第一個記憶單元對應 之位址 88A就是由位址 86D繼續遞增1,成為二進位的 「 J··· 010··· 0」 (僅第 25位元為「 1」)。而記憶模組 80B 中其他記憶單元的位址又繼續由位址88A之值遞增,經由 位址 88B、88C, 最後遞增至位址 88D, 其值也就是二進位 下的「0…01001…1」(第0至第24、第27位元為「1」) , 代表此一位址就是由位址 86A算 來的第(2²⁵⁺²27) 個記憶單元。同理,記憶模組 80C中被指派到的第一個位 址 90A也是由位址 88D繼續遞增1,成為二進位的「0··· 01010… 0」 (僅第 25、第 27位 元 為 「 1」)。 而 記 憶 模 組 80C中 其 他 記 憶 單 元 被 指 派 到 的 位 址 也 就 由 位 址 90A遞 增,其最後一個記憶單元的位址 90F就遞增至二進位的 「 10011001… 1」 (第 0至 第 24、 第 27、 第 28位 元 為 「 1」),代表其為位址 8.6 A以來第(2^25+2^27+2^28)個位址。 而記憶模組 80D被分配到的第一個位址(也就是其值最小 的位址) 92A, 其值則是由位址 90F繼續遞增1,成為二進






五、發明說明 (17)

位的「00011010···0」(第25、第27、第28位元為「1」)。而記憶模組80D中最後一個記憶單元對應的位址92D,即遞增至二進位的「00011101···1」(第0至第24、第26至第28位元為「1」)。

就像在圖二中的狀況,由於各記憶單元被依序指派 以遞增的位址,本發明於圖五中的例子也可由各記憶模 组分配到的第一個位址及最後一個位址定義出結尾位址 94A至 94D。 其值小於結尾位址 94A(也就是位址 88A)的 位址均屬於記憶模組 80A; 其值小於結尾位址 94B(也就 是 工址 90A) 的位址可能屬於記憶模組 80A、 80B; 其值小 於結尾位址 94C(也就是位址 92A) 的位址可能屬於記憶 模組 80A至 80C。 最後, 由位址值最大的位址 92D遞增 1可 計算出結尾位址 94D, 其值小於結尾位址 94D的位址可能 屬於記憶模組80A至80D其中之一個記憶模組。換句話 憶單元區分為兩個區段。舉例來說,結尾位址 94A將記憶 模組 80A劃分為一區段,將記憶模組 80B至 80D劃分為另一 區段,若一給定位址之值小於結尾位址 94A的位址,代表 其屬於前一區段;反之,若其值不小於結尾位址 94A,該 給 ? 位 址 必 屬 於 後 一 區 段 。 同 理 , 結 尾 位 址 9 4 C將 記 憶 模 組 80A至 80C劃 分為一區段, 記憶模組 80D則變成另一區 段,若給定位址之值小於結尾位址940,代表其屬於前一 區段而可能屬於記憶模組 80A、80B或80C;反之,則代表





五、發明說明(18)

其屬於後一區段而對應於記憶模組 80D中的一個記憶單元。

進一步觀察各結尾位址 94A至 94D所分別區分出來的 區 段 , 可 發 現 各 區 段 中 的 位 址 皆 有 一 些 共 通 的 模 式 。 舉 例來說,對位址值小於結尾位址 94A的區段來說,其位址 值會由位址 86A遞增至位址 86D;在上述遞增的位址序列 中,雖然各個位址中第0至第24位元皆可能為「0」或 「1」,但第25至第31位元的各個位元必定會維持於 「O」。這也就導引出本發明中的一個位元模式 96A。在 位 L模式 96A(及其他後續的位元模式中),以「X」記 號標記的位元,代表其可能為為「0」或「1」,而不具 有固定的值。如位元模式 96A所示,第 0位元至第 24位元 中的「X」,代表記憶模組80A中的位址序列在由位址86A 遞增至位址 86D時,第0位元至第24位元也會在「0」、 「1」之間變動。但位元模式 96A從第 25位元至第 31位元 卻都有固定值「0」,代表記憶模組80A中的位址序列雖 會遞增,但各位址中第25位元至第31位元一定都會是 「O」,這可由位址 86A至 86D觀察出來。換句話說,在記 憶模組 80A中的位址序列由位址 86A開始遞增時,必定不 會飞位至第25位元 (也就是說,不會遞增至結尾位址 94A),而使第25位元至第31位元皆保持為「0」。在這種情 形下, 位元模式 96A就代表了記憶模組 80A中所有位址的 共同模式,也就是第25至第31位元必定為「0」。等效上





五、發明說明 (19)

來說,位元模式 96A中有定值的部分(也就是非「x」標記的部分),相當於記憶模組 80A中各位址的共同位址。

同理,如前所述,記憶模組80A、80B會被結尾位址 94B區分為一區段,記憶模組 80A及 80B中的所有位址均小 於結尾位址 94B。在記憶模組 80A、 80B形成的區段中,所 有的位址會由位址 86A遞增,最後增加到位址 88D,形成 一位址序列。觀察此位址序列可發現,此位址序列會由 位址 86A開始遞增,先遞增至位址 88B(其值為「 0··· 01··· 1」也就是第 0至第 26位元為「1」),再由位址 88C(其 值為「0…010…0」,僅第27位元為「1」),繼續遞增 至 位 址 88D。 當 位 址 序 列 由 位 址 86A遞 增 至 位 址 88B時 , 各 位址中第 0至第 26位元會在「0」、「1」間變動,但位址 中的第27至第31位元皆會維持於「0」,就像位元模式 97A所示。當位址序列由位址 88C遞增至位址 88D時,各位 址 中 第 0至 第 24位 元 會 變 動 , 但 位 址 中 第 31至 第 25個 位 元 會固定為「0000100」,就如位元模式97B所示。進一步 觀察可知,當記憶模組80A、80B中小於位址88C之位址序 列 由 位 址 86A遞 增 至 位 址 88B時 , 位 址 88C中 位 於 第 27位 元 的「 1 」,事實上就是結尾位址 9 4 B中最靠近最重要位元 的「1」。由於位址序列由位址 86A遞增至 88B時,一定不 會進位至第 27位元,故在位元模式 97A中,第 27至第 31位 元必定為「0」。同理,當位址序列由位址 88C繼續遞增 至位址 88D時,各位址一定不會進位至第 25位元(也就是





五、發明說明 (20)

結尾位址 94B第二個「1」所在的位元),這也形成了位元模式 97B中第 31至第 24位元的固定值。換句話說,小於結尾位址 94B的位址可能會符合位元模式 97A(代表其在位址 86A至 88B之間),或是位元模式 97B(代表其在位址 88C至 88D之間);因此,只要符合位元模式 97A或位元模式 97B其中之一時,就代表其位址小於結尾位址 94B。。

歸結上述觀察可知,由結尾位址中值為「1」之位元,就可推導出小於該結尾位址的區段中,位址序列所具有的位元模式。在小於結尾位址 94A的位址序列中,各位址之值一定不會進位至結尾位址 94A於第 25位元的「1」,故形成了位元模式 96A。在小於結尾位址 94B的位址序列中,在由位址 86A遞增至位址 88B的過程中,一定不會進位至結尾位址 94B位於第 27位元的「1」,故形成了位元模式 97A;在由位址 88C遞增至位址 88D的位址序列中,一定不會進位至結尾位址 94B第 25位元的「1」,故形成形成位元模式 97B。

同理,在小於結尾位址 94C的區段中(也就是記憶模組 80A、80B及 80C中的所有位址),位址序列也是由先由位止 86A遞增至位址 90B,形成位元模式 98A;由位址 90C遞增至位址 90D的各個位址會具有位元模式 98B;由位址 90E遞增至位址 90F的各個位址則會具有位元模式 98C。换句話說,針對結尾位址 94C分別位於第 28、27及 25的三個





五、發明說明 (21)

「1」來說,由位址 86A遞增至位址 90B,而不會進位至第 28位元之位址具有位元模式 98A;由位址 90C遞增至位址 90D,不會進位至第 27位元之位址具有位元模式 98B;由位址 90E遞增至位址 90F,不會進位至第 25位元之位址具有位元模式 98C。位元之排列符合位元模式 98A、 98B及 98C其中之一的位址,就代表其小於結尾位址 94C。

依據相同的原理,由結尾位址 94D中位於第 28、 27、 26、 25的 四 個 「 1」, 就 可 以 分 別 推 導 出 位 元 模 式 99A至 99D。在小於結尾位址 94D的位址序列中,由位址 86A開始 遞 曾至位址 90Bm 不會進位至第 28位元的位址,會具有位 元模式 99A。由位址 90C遞增至位址 90D而不進位至第 27位 元的各個位址,會具有位元模式99B。由位址90E遞增至 位址 92B(其值為「0001101···1」,第 0至 25位元、第 27、第28位元為「1」)而不進位至第26位元的各個位址 具有位元模式 99C,而由位址 92C遞增至位址 92D,且不進 位至第 25位元之各個位址,都會具有位元模式 99D。總結 上述的討論可知,各結尾位址均對應於一或多個位元模 式(位元模式的個數就和結尾位址中其值為「1」之位元 的個數相同),若某一給定位址符合某一結尾位址的其 中一個對應位元模式,就代表該給定位址之值小於該結 尾位址。本發明即是利用上述原理來進行初步位址解 碼 , 以 判 斷 某 一 給 定 位 址 屬 於 哪 一 個 記 憶 模 組 〔 或 直 列 記憶陣列)





五、發明說明 (22)

請參考圖六 A(並一併參考圖五)。圖六 A為本發明 控制電路78中用來實現初步位址解碼功能之功能方塊示 意圖。控制電路78中可設有一存取模組101、一模式計算 模組 116、一 邏 輯 模組 100、複 數 個 比 較 模 組 111A至 111D。各比較模組中則設有一或多個比較單元(圖六 A中 繪 出 比 較 單 元 106A、 108A至 108B、 110A至 110C以 及 112A 至 112D作為示意例)以及「或運算模組」(圖六 A之示意 例中示出或運算模組 114A至 114C)。延續圖五中的例 子,圖六A示意的即是在圖五之記憶裝置配置下(也就是 記 慮 模 組 80A至 80D分 別 有 32百 萬 、 128百 萬 、 256百 萬 以 及 64百萬位元的記憶容量),本發明實現初步位址解碼 的情形。其中存取模組 101用來接收、暫存一給定位址 104, 當控制電路 78在電腦 60開機時而將不同之位址指派 給記憶裝置 66中不同的記憶單元後,模式計算模組 116就 能計算出各記憶模組對應的結尾位址以及位元模式;而 由各比較單元、或運算模組形成之比較模組,以及邏輯 模組 100則用來對給定位址 104進行初步的位址解碼,以 判斷給定位址 104所屬的記憶模組,並由邏輯模組 100產 生 對 應 的 解 碼 結 果 102。

如前面所討論過的,一結尾位址可對應一到多個位元模式,只要給定位址符合其中一個位元模式,就代表該給定位址之值小於該結尾位址(或不大於此記憶模組之





五、發明說明 (23)

最大位址)。反之,若該給定位址不符合該結尾位址對應 的所有位元模式,就代表該给定位址之值不小於該結尾 位址。控制電路78中的各個比較單元,其功能就是分別 用來將給定位址104與各位元模式相比較。像是比較單元 106A是用來比較給定位址 104是否符合結尾位址 94A對應 之位元模式 96A(見圖五),比較單元 108A、 108B分別用 來比較給定位址 104是否符合結尾位址 94B所對應的兩個 位元模式 97A、 97B。 結尾位址 94C對應有三個位元模式 98A至 98C, 比較單元 110A至 110C就是用來比對給定位址 104是否分别符合上述三個位元模式 98A至 98C。比較單元 1.2A至 112D則 用 來 比 對 給 定 位 址 104是 否 分 別 符 合 結 尾 位 址 94D所 對應的四個位元模式 99A至 99D。而由各比較單元 及或運算模組形成之比較模組,就能根據給定位址是否 符合某一結尾位址對應位元模式之一,判斷給定位址是 否屬於位址小於該結尾位址的區段。像是比較模組 111D 就將四個比較單元 112A至 112D的比較結果進行或運算, 以判斷給定位址 104是否符合於結尾位址 94D所對應的四 個位元模式 99A至 99D其中之一,而決定給定位址 104是否 小於結尾位置 94D(或不大於記憶模組 80D之最大位址 92D), 並由或運算模組 114C輸出一對應的綜合比較結 果

當各比較單元在比較給定位址 104與特定的位元模式時,是比對位元模式中具有固定值之位元和給定位址 104





五、發明說明 (24)

中對應位元之值是否相符;若位元模式中具有固定值之 各個位元和給定位址 104中的各個對應位元均有相同之 值,就代表给定位址104符合此位元模式。舉例來說,在 比較單元106A中,是要比較給定位址104和位元模式96A是否相符;因為位元模式 96A有固定值之位元為第 25至第 31位元,其值皆為「0」,故若給定位址 104的第 25至第 31位元亦同樣為「0」,就代表給定位址104符合位元模 式 96A, 而比較單元 106A即可發出一「真」(true)之邏輯 結果反映兩者相符。反之,只要給定位址104的第25至第 31位元中,有一個位元之值不為「0」,給定位址104就 不符合位元模式 96A,此時比較單元 106A可發出一「偽」 (false)之邏輯結果反映兩者不符。同理,在比較單元 110A中, 由於位元模式 98A中有第 28至第 31位元其值固定 為「0」;若給定位址104的第28至第31位元之值亦全為 「O」,比較單元110A就可發出一「真」之邏輯結果至或 運算模組 114B。反之,只要給定位址 104的第 28至第 31位 元中,有一個位元之值不為「O」,比較單元110A就會向 或運算模組 114B發出「偽」之邏輯結果,代表給定位址 104不符位元模式 98A。在圖六 A中,也實際假設了給定位 址 104之 值 為 二 進 位 的 「 00010010… 0」 (僅 第 25、 第 28 位 乞為「1」;此值與圖三中給定位址 54之值是相同的)。以此給定位址104在各比較單元中與各位元模式比較 後,比較單元106A、108A、108B比較的結果應該分別是 「偽」、「偽」、「偽」; 比較單元 110A、 110B及 110C






五、發明說明 (25)

之比較結果則分別是「偽」、「真」及「偽」;比較單元 112A至 112D之比較結果則依序分別是「偽」、「真」、「偽」及「偽」。

因為只要給定位址 104符合一結尾位址對應的其中一 個位元模式,就代表給定位址104小於該結尾位址(或不 大於某一記憶模組之最大位址),所以各比較單元在分別 比較給定位址 104和對應同一結尾位址的各位元模式後所 得之比較結果,可用一或運算模組整合起來。就像圖六A 中的示意例,比較模組 111B中的兩個比較單元 108A、 1υσB分 別 用 來 比 較 給 定 位 址 104與 結 尾 位 址 94B對 應 的 兩 個位元模式 97A、 97B, 這兩個比較單元之比較結果就會 由 或 運 算 模 組 114A進 行 或 運 算 , 或 運 算 的 結 果 就 代 表 給 定位址 104是 否小於結尾位址 94B。同理, 在比較模組 111D中, 比較單元 112A至 112D分別用來比較給定位址 104 是 否 符 合 結 尾 位 址 94D所 對 應 的 四 個 位 元 模 式 99A至 99D; 這四個比較器的比較結果會由或運算模組 114C進行或運 算 , 或 運 算 模 組 114C輸 出 的 結 果 , 就 代 表 給 定 位 址 104是 否小於結尾位址 94D。當然,像結尾位址 94A僅有一對應 的 位 元 模 式 96A, 比 較 模 組 111A中 之 比 較 單 元 106A的 比 較 結 飞就能直接代表給定位址 104是否小於結尾位址 94A。 以圖六 A中給定位址 104的實例值「 $00010010\cdots$ 0」來說, 比較單元106A之「偽」代表給定位址104不小於結尾位址 94A; 在比較模組 111B中, 比較單元 108A、 108B皆為





五、發明說明 (26)

「偽」之比較結果經過或運算,或運算模組 114 B還是會輸出「偽」之邏輯結果,代表給定位址 10 4不小於結尾位址 94B。在比較模組 111C中,比較單元 110 A至 110 C分別為「偽」、「真」、「偽」的比較結果會經由或運算模組 114 B得出「真」的輸出,代表給定位址 10 4符合結尾位址 94 C對應之位元模式 98B,也就是說,給定位址 10 4小於結尾位址 94 C。同理,在比較模組 111 D中的四個比較單元 11 2 A至 11 2 D分別為「偽」、「真」、「偽」、「偽」的比較結果會由或運算模組 114 C或運算為「真」,代表給定位址 10 4小於結尾位址 94 D。根據或運算模組 111 A至 1 1 1 D輸出的結果,邏輯模組 10 0就能輕易地判斷出給定位址 10 4所屬的記憶模組,並產生解碼結果 10 2,完成初步的位址解碼。延續上述的實例,既然給定位址 10 4不小於結尾位址 94 A、 9 4 B但小於結尾位址 94 C、 9 4 D,就可判斷給定位址 10 4屬於記憶模組 80 C。

整體來說,本發明進行初步位址解碼的流程可敘述如下。當電腦 60 (見圖四) 開機後,控制電路 78會掃描記憶裝置 66中的各記憶模組,以得知各記憶模組中所具有的記憶單元,並將不同的位址指派給不同的記憶單元 位址指派完後,模式計算模組 116也就能確定各記憶模組 (或是直列記憶陣列) 對應的結尾位址,並由各個結尾位址導出各結尾位址對應的位元模式,讓各個比較單元能有比較的依據。在電腦 60後續的運作過程中,當





五、發明說明 (27)

中央處理器 62(或其他電路)要存取給定位址的記憶單元時,控制電路 78就能依據各比較單元、或運算模組及邏輯模組 100協同運算的結果,進行初步位址解碼,求出該給定位址所屬的記憶模組(或直列記憶陣列)。在本發明中,控制電路 78中的模式計算模組 116、各個比較模組、比較單元、或運算模組及邏輯模組 100都能以硬體電路,或是以微控制器執行軟體(或韌體)程式來實現。當然,也可以用不同的方式實現不同模組的功能。舉例來說,模式計算模組 116之功能可由控制電路 78在電腦 60 開機時執行基本輸出入系統 74(請見圖四)中的一段程式加加以實現;而各比較單元可用硬體電路來具體實現。

由於本發明是以位元模式比較的方式來進行初步位 业解碼,故本發明能快速有效率的實施。因為在各比較 單元進行位元模式比較時,是比對位元模式中具有固定 直的位元和給定位址104中對應位元是否相符,可以同 時、平行地對每個欲比對的位元進行比對,再迅速地整 合出比較的結果。舉例來說,在圖六 A中的比較單元106A 運作時,可同時檢查給定位址104的第25至第31位元是否 分,為「0」,再將各位元比較的結果作及運算,得到比 較的結果。以數位電路之運作時間來說,在本發明中, 各比較單元可在同一時間中同時完成各對應位元之比 較,並將各對應位元比較的結果做及運算,得出比較單






五、發明說明 (28)

事實上,本發明中的位元模式還可進一步簡化。關於此情形,請參考圖六 B(並一併參考圖六 A)。圖六 B跟圖六 A一樣,顯示的都是控制電路 78中以本發明之精神實現初步位址解碼的功能方塊;圖六 A、六 B中標號相同的元件、方塊,皆具有相同的功能及運作模式。圖六 B與圖六 A最主要的不同處,在於圖六 B中各比較單元作為比較依據的位元模式已經經過進一步的簡化。舉例來說,在由結尾位址 94B產生出來的位元模式 97A、 97B中,比較單元 108B其實可以不必比對給定位址 104的第 27是否為





五、發明說明 (29)

下 1」;换句話說,雖然在圖六 A中,比較單元 108B要比較給定位址 104的第 31至第 25位 元是否分別符合「0000100」,但在簡化後,圖六 B中的比較單元 108其實只要比較第 25、 26及第 28到第 31位 元是否為「 0」即可。等效上來說,也就是將位元模式 97B中的第 27位 元視為不定值,因而不需比對給定位址 104中的第 27位 元是否符合某一特定值;故圖六 B中也將位元模式 97B中的第 27位 元以「 x」記號代替原來的「 1」。能這樣簡化的原因是在比較單元 108A、 108B中,比較單元 108A已經比較過給定位址 104的第 27位元是否為「 0」,既然比較單元 108A、1 3B比較的結果會再經過或運算模組 114A的或運算,比較單元 108B中就不必再比較給定位址 104的第 27位元是否為「 1」。請考慮下面的布林變數算式推導:

A*B+A*B'*C

- = A * B * (1 + C) + A * B * C
- = A * B + A * B * C + A * B * C
- = A * B + A * (B + B') * C
- = A * B + A * C

其中變數 A、B、C為三個布林變數,B'代表變數 B的反相,「*」代表及運算,「+」代表或運算,「1」代表「真」。在上述的推導中,變數 A之值可代表給定位址104的第 28至 31位元是否皆為「0」(若皆為「0」則變數 A為「真」,否則變數「A」為「偽」);變數 B之值代表給定位址104的第 27位元是否為「0」(若為「0」則變數





五、發明說明 (30)

B為「真」)。在圖六 A中,比較單元 108 A將 給定位址 104 與位址模式 97 A比對的結果,就可寫成 A*B。而變數 C則可代表給定位址 104中第 25、26位元是否全為「0」(若皆為「0」則變數 C為「真」);因此,圖六 A中比較單元 108 B將 給定位址 104與位元模式 97 B比對的結果,就可用 A*B'*C來代表(因為變數 B代表給定位址 104的第 27位元之值是否等於「0」,B'便能代表該位元之值是否等於「1」)。而在比較模組 111 B中,比較單元 108 A、108 B經過或運算模組 114 A進行或運算的結果,當然就可用 (A*B+A*B'*C)來代表。經由上述的推導可知, (小小B+A*B'*C)來代表。經由上述的推導可知, (小小B+A*B'*C)可化簡為 (A*B+A*C),也就是說,即使比較單元 108 B不比對給定位址 104中的第 27位元是否為「1」而簡化為圖六 B中的情況,圖六 B中比較單元 108 A、108 B 之比較結果在經過或運算模組 114 A Q 或運算後,還是會和圖六 A中或運算模組 114 A Q 以前未要全相同。

在對應同一結尾位址的各個位元模式中,某一位元模式中的「1」必定是由另一位元模式中的「0」進位而來,故在以上述原理簡化本發明時,位元模式中的「1」一定可以省略不比對。換句話說,在對應同一結尾位址的,個位元模式中,位元模式中「1」出現的位元,一定會在另一個位元模式中為「0」。舉例來說,如圖五所不,在對應結尾位址94C的三個位元模式98A到98C中,因為位元模式98B中第28位元的「1」是由位元模式98A中的






五、發明說明 (31)

第27位元遞增 1而進位的(就是由位址 90B遞增至 90C),所以位元模式 98A中,其第 28位元必定為「0」。在實施本發明時,既然在同一比較模組 111C中,比較單元 110A已經比較過給定位址 104的第 28位元是否為「0」,比較單元 110B、110C就可以省略不比較給定位址 104的第 28位元是否為「1」,就如圖六 B中所示。同理,位元模式 98C中第 27位元的「1」也是在位址序列由位址 90D遞增至 90E時,由位元模式 98B中的第 27位元之「0」進位而得的。因為同一比較模組 111C中的比較單元 110B中已經比較過給定位址 104之第 27位元是否為「0」,比較單元 110C中就二必再比較該位元是否為「1」了。就如圖六 B中所示,在本發明以上述的原理簡化後,各比較單元中都不再需要比較給定位址中的特定位元是否為「1」了。

請參考圖六 C(並一併參考圖六 B)。圖六 C中是以圖六 B中的比較單元 112C、112D作為代表,示意本發明中比較單元一實施例的功能方塊圖。在圖六 C中的實施例,各比較單元中設有複數個反及閘(圖六 C中繪出反及閘 118A 至 118H、120A至 120H做為代表)以及一及閘(圖六 C中的兩比較單元 112C、112D中分別設有及閘 122、124)。其中 个反及閘用來將給定位址 104中的一個位元和一遮罩 (129C或 129D)中的一個對應位元做反及運算,而及閘則用來將同一比較單元中各反及閘的輸出結果做及運算,得出該比較單元的比較結果。首先,由圖六 B中可知,在






五、發明說明 (32)

本發明經過簡化後,各比較單元其實只要比對給定位址 104中的某些特定位元之值是否為「0」。而本發明中各 比較單元所使用的遮罩,就是用來標示出這些特定、待 比對位元之位置。舉例來說,在圖六B中的比較單元112D 是用來比對給定位址 104是否符合位元模式 99D, 也就是 要检查给定位址 104中的第25、第29至第31位元是否為 「 O」。因此,在圖六 C中,比較單元 112D所使用的遮罩 129D, 其第25、第29至第31位元皆為「1」。而其他不需 比對的位元,則在遮罩 129D中以「 0」來代表。這樣一 來,比較單元只要將其對應遮罩中的各個位元和給定位 址 104中各個對應位置的位元分別進行反及運算,給定位 址 104中不需比對的位元就會被遮罩「遮住」。再以比較 單元 112C為例,比較單元 112C是用來比對給定位址 104中 第26、第29至第31位元是否為「0」,給定位址104中其 他位置的位元則不需比對(請參考圖六B中的位元模式 99C);而圖六 C中的比較單元 112C就是以其對應遮罩 129C中值為「1」之第26、第29至第31位元,標示出待比 對位元之位置;而遮罩129C中其他值為「0」之位元,就 代表給定位址104中對應位置之位元不需比對。另外,要 比對某一位元是否為「0」,只要將該位元反相(做反運 算。即可得到比對的結果。若該位元之值為「①」,其反 相後的「1」(也就是「真」)就能代表該位元之值的確 為「〇」。





五、發明說明 (33)

結合遮罩應用時的及運算及位元值檢查的反相運 算,各比較單元就能以反及閘來實現給定位址104與位元 模式間的比對。舉例來說,如圖六 C所示,比較單元 112D 中的反及閘 118A至 118H, 分别用來將給定位址 104的第 31 至第 24位元,和遮罩 129D中的第 31至第 24位元做反及運 算。對反及閘 118D、118E及 118F來說,由於遮罩 129D中 對應之第26至第28位元皆為「0」,不管給定位址104中 第 28至 第 26位 元 之 值 為 何 , 反 及 閘 118D至 118F反 及 運 算 的結果都會是「真」;換句話說,遮罩129中第28至第26 位元分别遮住了给定位址 104中的第 28至第 26位元,使比 較 1元 112D不會去檢查這些位元之值 (等效上就是,給 定位址 104中 這些位元之值不會影響比較單元 112D輸出的 結果)。相對地,對反及閘 118A至 118C、118G來說,由 於遮罩 129D中第 31至第 29、第 25位元之值皆為「1」,這 些反及閘的輸出就會分別由給定位址104中的第31至第 29、第 25位元之值來決定;換句話說,比較模組 112D之 中這些位元之值會實際影響比較單元 112D的輸出。延續 圖六 B中的實例,圖六 C中也假設給定位址 104為 「00010010…0」(僅第25、28位元為「1」);在此實 例中,給定位址 104中的第 31至第 29位元皆為「 0」,而 给定位址 104中的第25位元為「1」,會使反及閘 118G的 輸出為「偽」,並連帶使及閘122之輸出為「偽」,代表 比較單元 112D在將給定位址 104與位元模式 99D比對後,





五、發明說明 (34)

判斷兩者並不相符。

相對地,在比較單元 112C中,由於遮罩 129C在第 31 至29位元、第26位元為「1」,而給定位址在第31至第29 位元、第26位元之值也都為「O」,故反及閘120A至 120C、120F的輸出均為「真」,而其他的反及閘也會因 遮罩 129C中值為「O」之位元而輸出「真」,使得及閘 124最後輸出的結果也是「真」,代表給定位址104符合 比較單元 112 C在圖六 B中所對應的位元模式 99 C。當然, 在此要強調的是,圖六 C中所示之比較單元僅為本發明多 種 『能的實施例之一;舉例來說,圖六 C中的反及閘、及 閘之功能除了可以用硬體電路來實現外,也可由控制電 路執行軟體程式來實現。圖六C之最主要的目的,還是要 顯示本發明能快速地完成位元模式比對的過程,因為個 別位元之比對 (在圖六 C之例中就是反及閘之運作)可以 平行進行,再快速整合出整個比較單元進行位元模式比 對 的 結 果 。 若 是 以 硬 體 邏 輯 閘 來 實 現 圖 六 C中 的 架 構 , 不 管每個比較單元應用之遮罩中有幾個位元為「1」,每個 比較單元大致都能在兩個閘延遲之後,輸出比較的結 果。另外,如前所述,控制電路78中的模式計算模組116 在門機過程中會算出各比較單元對應的位元模式作為比 較的依據,但模式計算模組116也可以直接計算出各比較 單元對應的遮罩,以圖六 C中的技術原理來實現比較單元 的功能。





五、發明說明 (35)

由以上對圖五、圖六A至六C之討論可知,不論是圖 六 A中所使用的位元模式、圖六 B中經過簡化的位元模式 或是圖六 C中的遮罩,都能由圖五中的結尾位址直接推算 出來。更明確地說,是由結尾位址中值為「1」之位元推 算出來。就如前述針對圖五之討論,一結尾位址中值為 「1」之位元的個數,就代表該結尾位址對應位元模式的 個數;在位址序列中,位址序列在遞增而進位至結尾位 址中的「1」之前,各位址所具有的共同模式,就形成了 位元模式。而對應於各個記憶模組的結尾位址,其實都 是由各記憶模組之記憶容量累加而來。故在各個結尾位 址中,「1」出現的在哪幾個位元,與各記憶模組的記憶 容量有直接的關係。關於此情形,請參考圖七。圖七為 各結尾位址推導計算之示意圖。如圖七所示,在各結尾 位址 130A至 130D中, 其值最小之結尾位址 130A, 就等於 記憶模組 80A記憶容量之二進位值,代表屬與記憶模組 80A的各個位址均小於結尾位址 130A。而結尾位址 130B就 等於記憶模組 80A、 80B記憶容量總和之二進位值,代表 這兩個記憶模組中的各個記憶單元所對應之位址均小於 結尾位址 130B。同理,到了其值最大的結尾位址 130D 中 結尾位址 130D就等於所有記憶模組 80A至 80D記憶容 量總和之二進位值。

由於在現行技術中,各記憶模組的記憶容量都是2的





五、發明說明 (36)

乘幂 (power of 2, 也就是 2^N之形式),以二進位來表示 各記憶模組的記憶容量,都只會在二進位中出現一個值 為「1」之位元;而在不同記憶模組的不同記憶容量累加 而形成結尾位址時,各結尾位址中「1」的數目、位置也 就會隨之改變。在結尾位址 130A中,由於僅累加了一個 記憶模組的記憶容量,故結尾位址 130A中僅有一個 「1」。在結尾位址 130B中, 累加了記憶模組 80A、80B的 記憶容量,故結尾位址 130B中可能會有一個或兩個位元 為「1」。舉例來說,在圖五中的例子,因為記憶模組 80A、 80B分 別 有 32百 萬 (2^25) 和 128百 萬 (2^27) 位 元 的 記 憶 3量,故在此例中,結尾位址 94B有兩個值為「1」的 位元,分別是第25、第27位元;這樣一來,結尾位址94B 也就有兩個對應的位元模式。若是圖七中的記憶模組 80A、80B具有相同的記憶容量, 兩記憶模組累計的總記 憶容量也會是 2^N之形式, 這樣就會使結尾位址 130B中僅 有一個位元為「1」,也僅對應於單一一個位元模式。同 理 , 結 尾 位 址 130 C中 累 計 了 記 憶 模 組 80 A至 80 C的 記 憶 容 量,故結尾位址 130C中可能會有一到三個位元為「1」。 而結尾位址 130D中則可能有一到四個位元為「1」,故結 尾位址 130D對應的位元模式也可能有一到四個。當然, 在 作殊情形下,部分結尾位址中也可能沒有「1」,舉例 來說,若使用者在可裝設四個記憶模組的電腦60(見圖 四)中僅裝設了三個記憶模組,就相當於在電腦60的四 個記憶模組中,有一個記憶模組的記憶容量為 0,此時某





五、發明說明 (37)

些結尾位址中也可能沒有位元之值為「1」。但此種情形並不影響上述的討論及本發明之實施。

由上面討論可知,當記憶模組 80A至 80D之個別記憶 容量有特定的相互關係時,各結尾位址中可能都僅有一 個位元之值為「1」,並分別僅對應於一位元模式。關於 此情形,請參考圖八A及八B。圖八A為本發明於另一種記 憶模組配置下,各結尾位址 134A至 134D、各位元模式 136A至 136D之示意圖;而圖八 B則是控制電路 78在圖八 A 之配置下,實施本發明初步位址解碼之功能方塊示意 圖,為了精簡說明,在圖八B中標號和圖六B中標號相同 的元件、方塊,也具有同樣的功能與運作方式。在圖八 A、八B的例子中,記憶模組80A至80D分别有64百萬位 元、64百萬位元、128百萬位元及256百萬位元的記憶容 量,各記憶模組中的記憶單元會被依序指派至遞增的位 址;而各記憶單元之位址序列就由位址 132A遞增至位址 132B、132C、132D, 最後遞增至位址132E, 並定義出結 尾位址 134A至 134D,如圖八 A中所示。由於各記憶模組的 記憶容量配置的相互關係,使得結尾位址 134A至 134D 中,各結尾位址均只有一個位元為「1」。因為記憶模組 8′\、80B具有相同的記憶容量,使得兩記憶模組的記憶 容量總和剛好也是 2的乘幕,故結尾位址 134B中僅有一個 「1」。同理,記憶模組80A至80C三者記憶容量的總和為 256百萬位元,剛好又成為 2的乘幕,讓結尾位址 134C中





五、發明說明 (38)

又僅有一個「1」。而記憶模組 80A至 80D總共 512百萬位元的記憶容量,也使結尾位址 134D中僅有一個位元為「1」。既然各結尾位址 134A至 134D均只有一個「1」,故各結尾位址對應的位元模式也僅有一個,分別就是圖八 A中標出的位元模式 136A至 136D。如圖八 B所示,在圖八 A中的記憶模組配置下,控制電路 78中的比較模組 111A至 111D只要分別實現比較單元 138A至 138D的功能,將暫存於存取模組 101中的給定位址 104分別和位元模式 136A至 136D比對,就能由邏輯模組 100根據各比較模組的比較結果產生對應的解碼結果 102。在圖八 B中也假設了給定位上 104是和圖六 A中給定位址之值相同,代表其對應於記憶裝置 66中第 (2~28+2~25+1)個記憶單元。由圖八 B中可知,此給定位址 104不符合位元模式 136A至 136C,僅符合位元模式 136D,代表該給定位址在圖八 A中的記憶模組配置下,是屬於記憶模組 80D。

雖然前述由圖五至圖八 B的例子都是在討論本發明如何判斷給定位址所屬的記憶模組,但本發明的精神當然也可推廣,以進一步判斷給定位址所屬的直列記憶陣列。如前所述,現行的記憶模組中一般都設有兩行直列記憶陣列;像是在雙直列記憶模組 (DIMM, Double Inline Memory Module)中,記憶單元就是平均分佈於兩個直列記憶陣列中。而在進行位址指派時,就可將同屬一直列記憶陣列的記憶單元依序對應至遞增的位址;這





五、發明說明 (39)

樣一來,也就可對各直列記憶陣列定義出對應的結尾位 址, 並應用本發明的精神, 利用結尾位址算出對應的位 元模式,再以位元模式比對的方式進行初步位址解碼, 判斷給定位址屬於哪一個直列記憶陣列。關於此情形, 請參考圖九 A。圖九 A為本發明運用於上述應用時,位址 指派、結尾位址、位元模式相關情形示意圖。在圖九 A 中 , 假 設 各 記 憶 模 組 80A至 80D的 記 憶 容 量 分 別 是 32百 萬、 128百萬、 256百萬及 64百萬位元 (就跟圖五中一樣) ,且各記憶模組中的記憶單元均平均分配於各記憶模 組的兩個直列記憶陣列中。舉例來說,記憶模組80A總共 有 32百萬 (2~25)位元的記憶容量,其兩個直列記憶陣列 就分别具有 16百萬位元的記憶容量。而在開機之初進行 位址指派時,就可先將 2^24 個依序遞增的位址先指派給 屬於同一直列記憶陣列的記憶單元,在將次2~24個位址 指派給另一直列記憶陣列中的各記憶單元。就像圖九A中 所示,在記憶模組80A中,由位址140A遞增至位址140B的 2^24個位址,會先被指派至同一直列記憶陣列的16百萬 位元 (像是 對應於控制訊號 CSO的直列記憶陣列,請一併 參考圖四)。記憶模組 80A中另一直列記憶陣列(像是對 應於控制訊號 CS1的直列記憶陣列) 中的各記憶單元,則 被 升應於由位址 140C遞增至位址 140D的 2²4個位址。同 理, 在總記憶容量為 128百萬位元的記憶模組 80B中, 由 位 址 140E遞 增 至 位 址 140F的 2^26個 位 址 會 先 被 指 派 至 同 一直列記憶陣列 (像是對應於控制訊號 CS2的直列記憶陣





五、發明說明 (40)

列)的64百萬位元,由位址140G依序遞增至位址140H的另外2~26個位址,則會被指派至另一直列記憶陣列(像是對應於控制訊號CS3的直列記憶陣列)的64百萬位元,以此類推。

在上述的位址指派後,就可將針對每一直列記憶陣 列定義出一個結尾位址,而每一結尾位址也就會具有其 對應的位元模式。圖九 A中的結尾位址 141至 148,就分別 對應於各記憶模組中的各個直列記憶陣列。舉例來說, 若一給定位址不小於結尾位址 142, 但又小於結尾位址 1. J, 該給定位址必定屬於記憶模組 80B中的第一個記憶 陣列;若給定位址不小於結尾位址143但小於結尾位址 144, 則代表給定位址屬於記憶模組 80B中的第二個記憶 陣列。而根據本發明的精神,就可針對各結尾位址 141至 148推 導 出 對 應 的 位 元 模 式 。 像 圖 九 A中 的 位 元 模 式 151A、 152A就 分 別 對 應 於 結 尾 位 址 141、 142。 同 理 , 小 於 結 尾 位 址 143的 位 址 , 必 定 會 符 合 位 元 模 式 153A或 153B。 而 結 尾 位 址 144、 145, 也 分 別 有 對 應 的 位 元 模 式 154A、 154B及 155A、 155B。 就 如 前 面 討 論 過 的 , 結 尾 位 址 146中的三個「1」使其有三個對應的位元模式 156A至 153C。 小於 結 尾 位 址 147的 位 址 , 則 會 符 合 位 元 模 式 157A、 157B或 157C其中之一。最後,結尾位址 148中四個 值為「1」的位元,代表其對應了四個位元模式 158A至 158D。請注意圖九 A中的位元模式已經過簡化,就如圖六





五、發明說明 (41)

B中的例子。就像前面討論過的,若一給定位址符合一結 尾位址對應的位元模式之一,就代表該給定位址小於該 結尾位址。比對給定位址是否符合各個結尾位址對應的 位元模式,就能判斷出給定位址所屬的直列記憶陣列。

請繼續參考圖九B;圖九B即是控制電路78根據圖九A 中各位元模式實現初步位址解碼的功能方塊示意圖。在 控制電路78中,控制電路78會在開機時將位址指派給各 記憶單元,而模式計算模組 116就能計算出結尾位址與對 應之位元模式;存取模組101用來暫存給定位址104,而 控 1 電路 78中的各個比較模組 161至 168就是分別用來判 斷給定位址104是否小於各直列記憶陣列對應之結尾位址 141至148(請一併參考圖九 A)。而各比較單元中則設有 比較單元170,各比較單元用來比對給定位址104是否符 合一位元模式。舉例來說,比較單元168中設有四個比較 單元170,分別用來比較給定位址104是否符合對應於結 尾位址 148的四個位元模式 158A至 158D;這四個比較單元 的比較結果會以一或運算模組 160進行或運算,代表給定 位址 104只要符合位元模式 158A至 158D其中之一,比較模 組 168就會判斷給定位址小於結尾位址 148。另外,像是 用 飞 判 斷 給 定 位 址 104是 否 小 於 結 尾 位 址 142的 比 較 模 組 162,由於結尾位址 142本身僅對應於一個位元模式 152A, 故比較模組 162中僅設有一比較單元 170, 也不需 要或運算模組了。就像圖六 B中的例子,圖九 B中也假設





五、發明說明 (42)

給定位址 104之值為「0010010…0」,在此實例下,比較模組 161至 168的輸出分別是「偽」、「偽」、「偽」、「偽」、「偽」、「偽」、「真」、「真」,代表此給定位址 104不小於結尾位址 141至 145,而小於結尾位址 146至 148。根據各比較模組 161至 168上述的輸出結果,邏輯模組 100就能判斷出給定位址 104是屬於記憶模組 80C的第二個直列記憶陣列。事實上,上述值為「0010010…0」之給定位址 104,恰好是記憶模組 80C中分配至第二直列記憶陣列的第一個位址,就如圖九 A中所示。





五、發明說明 (43)

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。





圖式簡單說明

圖式之簡單說明:

圖一為一典型電腦之功能方塊示意圖。

圖二為圖一中電腦對記憶裝置中各記憶單元位址指派之示意圖。

圖三為圖一中電腦以一習知方法進行初步位址解碼的功能方塊示意圖。

圖四為本發明中電腦之功能方塊圖。

圖五為圖四中電腦對記憶裝置中各記憶單元位址指派及相關位元模式之示意圖。

圖六 A、六 B為 圖四中控制電路實現圖五中位元模式 比對之功能方塊示意圖。

圖六C為圖六B中比較單元一實施例之功能方塊示意圖。

圖七為圖四中各記憶模組與對應結尾位址之關係示意圖。

圖八A為圖四中記憶裝置在另一記憶模組配置下各記憶單元位址指派及相關位元模式之示意圖。

圖八B為圖四中控制電路實現圖八A中位元模式比對之功能方塊圖。

圖九A為圖四中各直列記憶陣列之記憶單元位址指派及位元模式之關係示意圖。

圖九B為圖四中控制電路實現圖九A中位元模式比對之功能方塊圖。



圖式簡單說明

圖式之符號說明:

10,60	電 腦	12 . 62	中央	處理	is .
14 . 64	晶片組	16,66	記憶	裝 置	
18 . 68	顯示卡	20 \ 70	顯示	器	
22 . 72	周邊裝置	24 · 74	基本	輸出)	人系統
26A · 76A	北橋電路	26B · 76B	南 橋	電路	
28 . 78	控制電路				
30A - 30D	80 A - 80 D		記憶	模 組	
32A - 32B	8 2 A - 8 2 B	•	直 列	記憶	車 列
34 \ 84	記憶單元				
36A-36E	38A - 38D	42A-42B · 44	1 A - 4 4	B · 86	A – 86D •
88A-88D · 90A	-90F • 92A-	- 9 2 D · 1 3 2 A - 1	132E、	1 4 0 A	-140I
•	位 址				
46A-46D.	94A - 94D	130A-130D	134A	-134D	•
141-148	结尾位址				
48A-48B	減 法 模 組	50 \ 100	邏輯	模組	
51 \ 101	存取模組	52 \ 102	解碼	結 果	
96A · 97A	– 97B • 98A –	-98C · 99A - 99	9 D · 1	3 6 A - 1	36D、
1 7 A - 1 5 8 D			位 元	模式	
106A · 10	8 A - 1 0 8 B · 1	110A-110C	112A-	112D	
138A-138D · 1	7 0		比較	單元	
1 1 1 A - 1 1 1	D · 161-168	3	比較	模組	





圖式簡單說明

114A-114C \ 160

或運算模組

模式計算模組

118A-118H \ 120A-120H

反及閘

122、124 及閘 129C-129D遮罩

CSp0-CSp7 · CS0-CS7

控制訊號



1. 一種記憶體位址解碼的方法,以判斷一給定位址落於該記憶體的複數個區段之一,每一區段設有複數個記憶單元,且所有記憶單元之不同對應位址為二進位排列方式,該方法包含有:


根據該些對應位址,對每一區段分別取得至少一位元模組;以及

比較該給定位址的至少一比較位元與該些位元模組是否相符,並根據比較的結果,判斷該給定位址落於該 些區段之一。


- 2. 如申請專利範圍第 1項之記憶體位址解碼方法,其中該 些區段係為複數個記憶模組。
- 3. 如申請專利範圍第 1項之記憶體位址解碼方法,其中該些區段係為複數個直列記憶陣列,且偶數個大小相同直列記憶陣列構成一個記憶模組。
- 4. 如申請專利範圍第 1項之記憶體位址解碼方法,其中對每一區段分別取得至少一位元模組,係由取該些區段內對應位址之全部相同位元,作為該些位元模組。
- 5. 如申請專利範圍第 4項之記憶體位址解碼方法,其中該些比較位元完全不符合相同一個區段之所有位元模組,則表示該給定位址未落於該區段內。
- 6 如申請專利範圍第 4項之記憶體位址解碼方法,其中當該給定位址的該些比較位元之值符合相同一個區段之任一位元模組,則表示該給定位址不大於該區段之最大對應位址。



- 7. 如申請專利範圍第6項之記憶體位址解碼方法,其中根據比較的結果判斷該給定位址落於該些區段之一,係取該些比較位元之值符合相同一個區段之任一位元模組中,最大對應位址為最小的該區段,來判斷該給定位址落於該區段內。
- 8. 如申請專利範圍第1項之記憶體位址解碼方法,其中對每一區段分別取得至少一位元模組,係由取該些區段內對應位址之部分相同位元,作為該些位元模組。
- 10. 如申請專利範圍第8項之記憶體位址解碼方法,其中當該給定位址的該些比較位元之值符合相同一個區段之任一位元模組,則表示該給定位址不大於該區段之最大對應位址。
- 11. 如申請專利範圍第 10項之記憶體位址解碼方法,其中根據比較的結果判斷該給定位址落於該些區段之一,係取該些比較位元之值符合相同一個區段之任一位元模組中,最大對應位址為最小的該區段,來判斷該給定位址落於該區段內。
- 1° 一種記憶體位址解碼的控制電路,用來一給定位址是否落於該記憶裝置之複數個區段之一,每一區段設有複數個記憶單元,且所有記憶單元之不同對應位址為二進位排列方式,該控制電路包含有:




- 一模式計算模組,根據該些對應位址,對每一區段分別取得至少一位元模組;
 - 一存取模組,接收該給定位址;以及
- 一比較模組,分別以該模組計算器提供之該些位元 模組,與接收到該給定位址之至少一比較位元進行比較 是否相符後,送出複數個比較信號。
- 13. 如申請專利範圍第 12項之記憶體位址解碼的控制電路,更包括一邏輯模組,接收該些比較信號,送出一解碼結果,以判斷該給定位址落於該些區段之一。
- 14. 如申請專利範圍第12項之記憶體位址解碼的控制電路,其中該些區段係為複數個記憶模組。
- 15. 如申請專利範圍第 12項之記憶體位址解碼的控制電路,其中該些區段係為複數個直列記憶陣列,且偶數個大小相同直列記憶陣列構成一個記憶模組。
- 16. 如申請專利範圍第12項之記憶體位址解碼的控制電路,其中該模式計算模組,對每一區段分別取得至少一位元模組,係由取該些區段內對應位址之全部相同位元,作為該些位元模組。
- 17. 如申請專利範圍第 12項之記憶體位址解碼的控制電路,其中該模式計算模組,對每一區段分別取得至少一位元模組,係由取該些區段內對應位址之部分相同位元,作為該些位元模組。
- 18. 如申請專利範圍第12項之記憶體位址解碼的控制電路,其中該比較模組係由複數個比較單位構成,每一




比較單位包括複數個反及閘與一及閘構成,每一反及閘具有兩輸入端分別接收該些位元模組之一個位元與對應到該給定位址之一位元,每一該反及閘之輸出端連接到該及閘之輸入端,該及閘之輸出端送出該比較信號。







<u>画</u>




圖二








圖




圖五












圖七




圖八A





圖八B





圖九A

















申請案件名稱:以位元模式比對進行之記憶體位址解碼方法及相關裝置





